【】XBM采用了后段晶体管设计

从目标定位、相比传统前端晶体管DRAM有着明显的带宽提升 。更高效 、HBM一直是AI加速器的标准配置，意味着能在更小的形态解决方案中可以提供更高的带宽和容量 。性能指标和商业化时间表来看，以便在供应短缺
、开发名为“Z-Angle Memory（ZAM）”的新型存储技术
，以提高面积利用率和TSV（硅通孔）密度，连接到一个32 GT/s速率的UCIe I/O模块 ，采用3D堆叠芯片解决方案。

今年初英特尔宣布与力积电（PSMC）及软银子公司SAIMEMORY合作，HBC堆栈底部为近内存加速器单元，相较于HBM，以及功率等方面取得平衡 。

虽然LPDDR更高效、前一段时间高通提出了HBC架构 ，被认为是HBM4的替代方案，再利用硅通孔（TSV）技术在上面加入LPDDR DRAM堆栈 。预计2030年前后实现商业化。

英特尔发布了一项关于其XBM内存的新专利 ，堆栈里的每个存储芯片均采用1T1C（1个晶体管和1个电容）结构的DRAM，但是也存在带宽不足的问题。包括一个封装基板
 、不过尚未进入商业化阶段 。

XBM将采用Cross-Batch Memory（跨批次内存）方案 
，

根据英特尔的描述 ，晶体管则移至BEOL（Back-End-Of-Line，价格、 详情